This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

特開平9-8205

(4)) 公開日 平成9年(1997) 1月10日

(51) Int. C1. * HOIL 23/50	推別記号	厅内签理备号	FI		
			ROIL 23/50	设有差示 _1	3 5 ₹
23/12			• • • • • • • • • • • • • • • • • • • •	Ä	
	÷.		23/12	Ĺ	

李重្以 未請求 請求項の数7 FD (全15頁)

(21) 出題 誓号	特恩平7-170490
(11)出籍日	平成7年(1995)6月14


(71)出類人 000002897 大日本印刷表式会社 東京都新宿区市谷四賀町一丁目1号1号 (11)発明者 山田 建一

(11) 兒明者 山田 淳一 東京都新宿区市谷加賀町一丁自(雲)号 大日本即和株式会社内 (11) 兒明者 佐々木 賢

東京都新宿区市谷加賀町一丁81号 1 号 大日本印刷於式金社内 大日本印刷於式金社内 (11)代理人 井理士 小西 成英

(54) 〔兒朔の名称〕 謝紹封止型半導体装置

(57) [契约] (莎正有)



【特許漢宗の蜀田】

.

【森求項 1】 2 寮エッチング加工によりインナーリー ドの序さがリードフレーム無材の厚さよりも落肉に外形 加工されたリードフレームを滑いた半部体装置であっ て、前記リードフレームは、リードフレーム素材よりも 羅肉のインナーリードと、はインナーリードに一体的に 選結したリードフレーム素材と同じ厚さの外部回答と技 既するための任状の漢子伝とを有し、且つ、媒子伝はイ ンナーリードの外部側においてインナーリードに対して 厚み方向に風交して設けられておりご着子供の先昇面に 10 半田草からなる報子部を設け、凝子説を封止用樹脂部か らば出させ、減子性の外部側の側面を封止用温潤部から 奪出させており、インナーリードは、新衛形状が魅力形 ・ ・ で第1年、第2年、第3亩、第4亩の4面を有してお り、かつ第1面はリードフレーム素材と同じ厚さの他の 部分の一方の面と同一平面上にあって第2面に向き合っ ており、第3面、第4面はインナーリードの内側に向か って凹んだ形状に形成されていることを特徴とする胎に 对止型半碳体装置。

ドの厚さがリードフレーム素材の煤さ上りも薄肉に外形 **加工されたリードフレームを用いた半導体装置であっ** て、耐記リードフレームは、リードフレーム素材よりも **展内のインナーリードと、版インナーリードに一体的に** 連結したリードフレーム素材と同じ厚さの外部回路と接 決するための住状の第子住とを有し、且つ、第子住はイ ンナーリードの外品側においてインナーリードに対して 厚み方向に直交して設けられており、第子柱の先昇の一 部を封止用徴稿部から貸出させて紹子部とし、選子住の 外窓側の側面を封止用樹腹部から属出させており、イン 10 ナーリードは、新面形状が18万形で第1面、第2面、第 3面、 第4面の4面を有しており、かつ第1面はリード フレーム業材と同じ厚さの他の氫分の一方の氫と同一平 面上にあって第2面に向き合っており、第3面、第4面 はインナーリードの内側に向かって凹んだ形状に形成さ れていることを特徴とする樹脂対止型半導体装置。

(は求項3) 請求項1ないし2において、半導体素子 はインナーリード間に収まり、数半選体無子の常弦部は ワイヤにてインナーリードと電気的に結構されているこ とを特徴とする樹脂封止型半導体装置。

(請求項4) 請求項3において、リードフレームはダ イパッドを有しており、半導体素子はダイパッド上に存 数され、固定されていることを特徴とする問提封止型半

(森求項 5) 「森式項 3 において、リードフレームはダ イバッドを持たないもので、半導体点子はインナーリー ドとともに補強固定用テーブにより固定されていること を併成とする出版対止型半導体装置。

【結末項6】 技式項しないし2において、単選体業子 は半導体素子の電底部側の面をインナーリードの第2面 50 再件集子の高級限化に呼い、小型運営化かつ電極調子の

に趙操性改革材により固定されており、広半導体量子の 電極部はワイヤによりインナーリードの海上面と電気的 に結果されていることを特徴とする常規対比型半導体気

(森木頂7) は求明しないしてにおいて、学術は東子 はパンプによりインナーリードの第2箇に固定されて含 気的にインナーリードと接続していることを特徴とする 帝君对止型半进体装置。

(見明の耳翼な説明)

[0001]

(爰真上の利用分野)本見明は、半導体装置の多案子に に対応でき、且つ、アウターリードの位置ズレ(スキュ 一) やアウターリードの平坦性(コブラナリティー)の 歴典に対応できる。リードフレームを用いた複複対止型 半導体を歴に成する。

[0002]

【使来の技術】従来より用いられている周紹封止型の半 選体装賃(ブラスチックリードフレームパッケージ) は、一般に図!5 (a) に示されるような検託であり、 【数求項 2】 2 段エッチング加工によりインナーリー 10 半番以来デ 1 5 2 0 を存むするダイバッド SE 1 5 1 1 や 周囲の回答との意気的技統を行うためのアウターリード 部1513.アウターリード部1513に一体となった インナーリード部(SL2、塩インナーリード部(5) 2の先は前と半点はま子し520の電極パッド1521 とを考え的に後期するためのワイヤ1530、半選体素 子1520を対止して外界からの応力、汚染から守る器 据 L 5 40年からなっており、半導体表テ1520モリ ードフレームのダイバッド1511部等に搭載した後 に、異種1540により対止してパッケージとしたもの で、半選体第子1520の重複パッド1521に対応で きるはのインナーリード 1 5 <u>1 2 を必要とするものであ</u> る。そして、このような困羅對止型の半導体装置の組立 無はとして用いられる(単層) リードフレームは、一般 には図[5 (b) に示すような構造のもので…半週体素。 〒を唇載するためのダイバッドしかししと、ダイバッド しる11の周囲に設けられた半導体業子と結束するだめ**** のインナーリード [5] 2、 はインナーリード 1 5] 2 に選集して外部回覧との意識を行うためのスクターリー し4.リードフレーム1510全体を支持するフレーム (卒)_ 冠1515年を備えており、通言、コパール、4 2合金(42%ニッケルー鉄合金)、 和品合金のような 耳葉症に張れた支属を用い、プレスたもしくはエッテン グ治により形成されていた。尚、図15(b)(ロ) は、図し5 (δ) (イ) に示すリードフレーム平面図の F1-F2における新田図である。 【0003】このようなリードフレームを利用した出場 対止型の半導体装置(ブラステックリードフレームバッ ケージ)においても、女子既然の経済短小化の特殊と学

増大化が題春で、その結果、樹脂封止型半導体装置、特 にQFP (Quad Flat Package) 及び TQFP (Thin Quad Flat Packa ge)年では、リードの多ピン化が著しくなってきた。 上記の半導体装置に用いられるリードフレームは、強起 なものはフオトリソグラフイー技術を用いたエッチング 加工方性により作品され、複細でないものはプレスによ る加工万法による作製されるのが一般的であったが、**こ** のような半導体装置の多ピン化に伴い、リードフレーム においても、インナーリード部先端の問題化が進み、当 10 初は、森戸なものに対しては、プレスによろ打ち抜き加 上によらず、リードフレーム圏材の反尾が0、25mm 程度のものを用い、エッチング加工で対応してきた。こ のエッチング加工方法の工程について以下、図14に基 づいて簡単に述べておく。先ず、朝合会もしくは42% ニッケルー転合金からなる厚さ 0、 2.5 mm程度の薄板 (リードフレーム景材1410)を十分伝序(図14 (a)) した後、重クロム酸カリウムを気光剤とした水 俗性カゼインレジスト本のフオトレジスト14~して説 浄板の耐表面に均一に整布する。 ((図14(b)) 次いで、所定のバターンが形成されたマスクを介して高 圧木紐灯でレジスト部を奪光した後、所定の関係派で数 感光性レジストを関係して(図14(c))。 レジスト ーパターシ1:4 3:0 を形成し、発展処理…流浄処理等を必一 要に応じて行い、塩化第二鉄水路液を主たる成分とする。 エッテング液にて、スプレイにて抜席板(リードフレー ム素材1410)に吹き付け研定の寸柱形状にエッチン 次いで、レジスト複を封禁処理し(図14(e))、 統 净货、所宝のリードフレームを得て、エッテング加工エー10 程をはてする。このように、エッテング加工学によって 作品されたリードフレームは、更に、研定のエリアに登 メッキ等が応される。次いで、流戸、乾燥年の処理を経 で、インナーリード部を固定用の機構発付きポリイミド テーブにてテービング処理したり、必要に応じて歴史の。 虽夕ブ吊りパーを由げ加工し、ダイパッド罪をダウンセ ットする処理を行う、しかし、エッチング加工方法にお いては、エッチング液による套丝は波加工板のベール。() の他に返稿(箇) 方向にも進むため、その茂岩化加工に も現まがあるのが一般的で、図14に示すように、リー 10 ドフレーム素材の画面からエッテングするため、ライン アンドスペース おはの場合、ライン間隔の形正確接端 とった は、近底の50~100%程度と言われている。又、リ ードフレームの後工程等のアウターリードの独皮を考え た場合、一般的には、その板準は約0、125mm以上 必要とされている。この為、図14に示すようなエッチ ング加工方法の場合、リードフレームの版準を0 1.5 $mm \sim 0$ 、 1.2.5 mm程度まで薄くすることにより、ウ イヤボンデイングのための必要な早担備70~80ヵm

リード都完婦のエッチングによる加工を追収してきた が、これが現皮とされていた。

(0004)しかしたがら、近年、樹脂料止型半基体は一 度は、小パッケージでは、全箇案子であるインナーリー ** ドのピッチがり、1.6.5mmピッチを経て、気に0...15~0.13mmビッチまでの鉄ビッチ化要求がでてき た事と、エッテング加工において、リード部様の安落を ぼくした場合には、アモンブリエ性や実装工程といった 後工程におけるアウターリードの強度確保が貸しいとい う点から、単にリード部科の板厚を深くしてエッテング 加工を行う方法にも関邦が出てきた。

【0005】これに対応する方法として、アウターリー ドの技域を確保したまま凝綻化を行う方法で、インナー リード部分をハーフエッテングもしくはブレスにより落 くしてエッチング加工を行う方法が提案されている。し かし、ブレスにより高くしてエッチング加工をおこなう 場合には、後工程においての程度が不足する(例えば、 めっきエリアの平段性) 「ポンディング」モールディン グ時のグランブに必要なインナーリードの平坦性。 寸法 10 毎度が確保されない、製版を2度行なわなければならな い毎製造工程が複雑になる。毎問題点が多くある。そし て、インナーリード部分をハーフエッテングにより高く してエッチングのエを行う方法の場合にも、製版を2度 ・行なわなければならず。要造工程が従業になるという時 ――・ 珥があり、いずれも実用化には、未だ至っていないのが 夏状である。 ・

(00061

(発明が解決しようとする提題) 一方二半導体装置の多 君子化に伴いインナーリードピッチが使くたる為、半選 体装置を実装する点に、アウターリードの位置スレ (ス キュー) で平坦性 (コブラナリティー) の良し思しが天下 きな問題となってきた。本見朝は、このような状況のも と、多瀬平化に対応でき、旦つ、アウターリードの位置。 スレ(スキュー)や平坦性(コブラナリティー)の問題 にも対応できる半導体装置の延供をしようとするもので ある.

(0007]

【美羅を解決するための手段】本発明の樹龍封止型半調 体装置は、2 段エッチング加工によりインナーリードの-厚さがリードフレーム素材の厚さよりも薄肉に外形加工 されたリードフレームを用いた半耳体装置であって、前 **のサードアリーとは、サードアントを含なさかな音気の小中** インナーリードと、版インナーリードに一体的に選結し たリードフレーム素材と同じ呼さの外部回路と技能する ための生状の第子性とを有し、且つ、第子にはインナー リードの外部側においてインナデリードに対して厚み方 向に正交して放けられており、選子柱の先梁面に半日等 からなる漢字部を設け、選子部を封止用出版部から降出_. させ、3471年の外部例の例面を封止用用器部から貸出さ、 を確保し、O 1.6.5 mm ビッチ程度の遺滅なインナー SO せており、インナーリードは、断面形状が略方形で無し

(()

特解平9-8205

面、第2面、第3面、第4面の4面を有しており、かつ 第1面はリードフレーム素材と同じ厚さの他の部分の一 方の面と同一平面上にあって第2面に向き合っており、 第3面、第4面にインナーリードの内側に向かって凹ん - だ形以に形成されていることを再放とするものである。 また、本発明の密掲封止型半導体装置は、2段エッチン グ加工によりインナーリードの母さがリードフレーム業 村の序さよりも薄肉に乔尼迦王されたリードフレームを 用いた半点体装置であって、前記リードフレームは、リ ンナーリードに一体的に逐結したリードフレーム素材と 同じほさの外部回籍と接及するための伝状の程子伝とそ [演し、旦つ、鬼子臣はインナーリードの外蔵劇において インナーリードに対して母み方向に直交して及けられて おり、婦子症の元素の一部を針止用脂脂部から奪出させ ては子部とし、君子臣の外部側の劉密を封止用樹脂邸か う耳出させており、インナーリードは、断面形伏が結方 形で無!団、第2団、第3団、第4面の4面を有してお り、かつ第1面はリードフレーム素材と同じ厚っいらい 部分の一方の面と同一平面上にあって第2面に向き合っ 10 り、且つ、ワイヤポンデイングの平坦穏を広くとれる。 ており、第3面、第4面はインナーリードの内側に向か って凹んだ形状に形成されていることを特徴とするもの である。そして、上記において、半導体素子は、インナ ド) はワイヤにてインナーリードと電気的に結論されて いろことを特徴とするものである。また、気リードフレ 一ムはダイバッドを有し、半導体素子はダイバッド上に 存載、固定されていることを特面とするものであり、数 リードフレームにダイバッドを持たないもので、半導体 東子にインナーリードとともに減速用テープにより固定 10 の正面図を、図 2 (c)は下面図を示している。図 1、 おいて、リードフレームはダイパッドを特にないもの で、 半導体 素子はインナーリードとともに滿進器定用デ ープにより固定されていることを併産とするものであ る。また、上記において、半導体素子は、半導体素子の 弯極部 (パッド) 顔の面をインナーリードの第2面に語 操性接着材により固定されており、該半導体兼子の電極 節(バッド)。ほグイヤによりインナーリードの景、幸ご また。上記において、半選体表子は、パンプによりイン 40 見つ、半選体表子は、図 1 (a) で半選体表子 1 1 0 の ナーリードの第2面に固定され、意気的にインナーリー 然と語のしていることを特殊と述るものである。4編、 とっ 紀において、漢子柱の元漢面に半田等からなる漢子邸を 及け、 属于弱を封止用者指部から名出させる場合、 半田 寒からなる 漢子郎は封止用治精部から突出したものが一 **設的であるが、必ずしも突出する必要はない。また、違** 子に知の外部側の側面を封止用樹榴部から含出させて、 その芝之思い る場合もあるが、対止用樹榴部から森出さ れて部分を接着材券を介して保護枠で度っても良い。 (0008] 50 尚、実施労士の半年体装成において、必らずしも保護や

(作用) 本兒朝の潜程討止型半導体装置は、上記のよう に構成することにより、リードフレームを用いた樹稼計 止型半海体装置において、多端子化に対応でき、息つ、 従来の図 [3 (b) に示す単層リードフレームを無いた 場合のように、アウターリードのフォーミング工程を必 衰さしないため、これらの工程に起因して発生していた アウターリードのスキューの問題やアウターリードのエ 坦性(コープラナリティー)の問題を全く無くすことが できる半選体装履の提供を可能とするものである。 詳し ードフレーム 素材よりも産気のインナーリードと、拡イ 10 くは、2.投エッチング加工によりインナーリードの厚さ が素材の母さよりも深粛に外形如正された。如ち、イン ナーリードを改竄に加工された多ピンのリードフレーム を用いることにより、半導体装置の多類子化に対応でき うものとしている。更に、後述する、図11に示す2段 エッンデングにより作芸された、リードフレームを用い うことにより、インナーリード紙の第2面は平坦性を確 保でき、ワイヤボンデイング性の良いものとしている。 また第1面も平垣面で、第3面、第4面はインナーリー ド側に凹伏であっためインナーリード部は、 安定してお (0009)

(其応例)本見朝の出版封止型半導体装置の実施例を図 にそって説明する。 完ず、実施例1の岩程対止型半導体 例1の治療対止型半途体袋屋の新面図であり、図1 (b) は図 l (a) の A l − A 2 におけるインナーリー・ ド品の新面製で、図1 (c) は図1 (a) のB1-B2 における第子住邸の新面図で、図2(a)は実施例 [の 密紹封止型半導体装置の科視図であり、図 2 (b) はそ 11に宝重島(パッド)、120はワイヤ、130はリ ードフレーム、131はインナーリード、131Aaは 第1団、131人6は第2面、131人には第3面、1 31Adは第4節、133は漢子世郎、133Aは漢子____ 88. 【3] Bは関節、1335は元編面、135はダイ パッド、140は対止用型程である。本実施到1の岩積 対止型半退体装置においては、図1(a)に示すよう に、半導体景子110は、インナーリード間に収まり、 育塩部(パッド)111を上にして、半萬体素子110 の電流感以外がありました。芸術を上に反対側の悪紅でダー。 イパッド135上に落成され、固定されている。そし て、食塩剤(パッド)111はインナーリード131の 第2回131Abにてワイヤ120により、考気的に結 基されている。本実短例1の半導体装置10点と外部回 路との電気的な技規は、端子柱133の先端面1335 に及けられた半球状の半日からなる菜子部133Aを介

してプリント基版等へ搭載されることにより行われる。

180を設ける必要はなく、図1 (d) に示すような保 袋岸180を設けない構造のままでも良い。

{0010} 実施例1の学媒体整備100に使用のサー ドフレーム130は、42%ニッケル一鉄合金を崇符と したもので、そして、図9 (a) に示すような形状をし た。エッチングにより外形加工されたリードフレーム! 30Aを用いたものであり、発子住部133部分や他の 部分の序さより再次に形成されたインナーリード部13 1 をもつ。ダムパー136は常度対止する際のダムとな う。 歯、 図 9 (a) に示すような形状をした。エッチン (0 た。(図 8 (d)) グにより外形加工されたリードフレーム130Aを、本 **実範剤においては用いたが、インナーリード部131と** 漢子住部133以外は最終的に不要なものであるから. 特にこの形状に確定はされない。インナーリード部13 1の厚さじは40mm、インナーリード部131以外の 厚さし、は 0 . し 5 mmでリードフレーム素材の返尿の ・ ままである。インナーリード部131以外の板厚は0. 1.5 mmに限らず更に輝い0、1.2.5 m~0、5.0 mm 程度でも良い。また、インナーリードピッチは0.12 mmと供いビッチで、半導体装置の多落子化に対応でき 20 から水分が入り半導体装置にクラックが入り返還してし るものとしている。インナーリード部131の第2亩し 31Abは平坦伏でワイヤボンデイィングし易い形状と なっており、図4 (b)に示すように、第3面131A c 一 第 4 面 1 3-1 Adはインナーリード側へ凹んだ形状 をしており、第2面131Ab(ワイヤポンディング ・ 面)を挟くしても住民的に強いものとしている。

(0011) 本実筋術においては、インナーリード13 「の長さが足がく、インチーケード「コードはコレが発 生しずらいみ、直接図9(a)に示すような、インナー をエッテング加工にして作品し、これに後述する方法に より半導体素子を搭載して勘起對止している。インナー リード131が長く、インナーリード(31部にヨレモ 生じ易い場合には、直接図9(a)に示す形状にエッチ 示すようにインナーリード先組邸を連結部1318にて 団定した状態にエッチング加工した後、インナーリード 131配を補注テーブ160で固定し (図9 (c)

(ロ)) 次いでプレスにてご 学事体装置作製の概には 不受の適時第1318を除去し、この状態で半週は素子 40 耐とした水厚性カゼインレジストを塗布した後、所定の を存載して半速体装備を作品する。(図9 (c) . . .

【0012】次に本実施例1の樹脂對止型半導体装置の 製造方法を図8に基づいて簡単に説明する。先ず、接述 すうニッテング加工にて外形加工された。図9(a)に 示すりードフレームしるOAを、インナーリード131 元 端の 第2面 131A りが 図8で上になるようにして用 **悲した。(図3(a))** - --

次いで半導体素子110の電極第111側の面を図るで

走した。(図8(6))

半週体票子110モダイパッド135に迅足した後、二 海体素子110の電医師111とインナーリード声:ご 1 元曜の第2面とをワイヤ120にてポンディング長点 した. (図8 (c))

次いで、通常の封止用南腹140で出稿封止を持った 後、不要なリードフレーム130の生物140至から完 出している部分をプレスにて切断し、電子症103を彩 成ずうとともに接手住133の側面1338を形式し

図9に示すリードフレーム130Aのダムバー136. フレーム記137年を除去した。この後、リードフレー との選子性の外側の面に半球状の半日からなっなデ部: 3.3 人を作業して半峰は装置を作裂した。 (空3 (e))

次いで、最繁粋180を接着材190を介して減乏性の 側面を覆うように、外周全体に設けた。(図 8 (()) 尚、保護だ180位、辛選体装置の角性の為と、漢子と の側面が貧出することにより封止用出程と第千柱の機関 まうことがないようにするみに立けたものであるが、必 ずしも必要としない。また、 問題による封止に所定の型 を用いて行うが、半導体兼テ!10のサイズで、且つ、 ツード・フレームの考子性の外側の面が若干治療がら外虫 へ突出した状態で対止した。

【0013】本発明の半導体装置に用いられるリードフ レームの製造方法を以下、図にそって説明する。図11 ----は一本実系所「の常だ好正型半導架岩屋に用いられたり ードフレームの製造方法を設明するための。 インナーリ リード先端がそれぞれ分離された形状のリードフレーム 10 一ド先端記を含む萎昂におけるき工程新面図であり、こ こで作製されるリードフレームを示す平面図である図9 (a) のDI-D2部の新面部における製造工程図であ う。 50 l l 字。 1 l l Cはリードフレーム集材、 l l 2 0 A、 L L 2 0 B はレジストパターン、 1 1 3 0 は第一 凹部、1150は第二の凹部、1170は平坦状面、1 180はエッテング抵抗層を示す。 完ず、 42×ニッケ ルー兵合急からなり、厚みが0.15mmのリードフレ デムラオモアアのの両面に下立ケロムをガリゲムを含光-パターン版を用いて、所定形状の第一の間口部113 りい第二の第四篇(1)4つでもプレジストパプ (Video 20A. [1208を形成した。 (国1!(a)) 第一の周日311130は、後のエッテング加工において リードフレーム無材し110をこの風口部からベタ状に リードフレーム番材よりも再変し舞丝するためのもの で、レジストの第二の隣口部1140は、インナーリー ド元曜国の俗状を形成するためのものである。一第一の第一― 口邪1130は、少なくともリードフレーム1110の 上にして、半導体素子をダイパッド135上に搭載、因 50 シナーリード先端弧形成点域を含むが、後工程におい

WILL !

T. W. Tarker

(日) - 「抗産1"18.0 に重布された状態とした。(図11

(c))

て、テービングの工程や、リードフレームを固定するク ランプ工程で、ベタ状に露起され部分的に輝くなった銃 分との段差が邪魔になる場合があるので、エッチングを 行うエリアはインナーリード先還の改雑加工部分だけに せず大きめにとう必要がある、次いで、仮送57°C. 比量48ポーメの塩化第二鉄塔板を見いて、スプレー圧 2.5kg/cm にて、レジストパターンが形成され たリードフレーム基材1110の南面をエッチングし、 ベタ状(平温状)に蠢題された第一の凹部1150の点 されがリードフレーム部材の約2/3段度に達した時点 10 でエッテングを止めた。(図11(b))

上記馬1回目のエッチングにおいては、リードフレーム - 無材1110の南面から同時にエッテングを行ったが、 必ずしも両面から同時にエッチングする必要はない。本 実施剤のように、第1回目のエッチングにおいてリード フレーム異材1110の層面から同時にエッテングする 座由は、高面からエッチングすることにより、後述する 第2回目のエッテング時間を短縮するためで、レジスト パターン9208頃からのみの片面エッチングの場合と タル時間が延迟される。次いで、第一の第日部1130 例の舞蛙された第一の凹扇(500にエッチング礁ぶ層 1.1.8.0 としての耐エッテング性のあるホットメルト型 MR-WB6) を、ダイコータを用いて、生市し、ベタ 伏(平坦伏)に 高絶された第一の凹部 LLS 0 に埋め込 んだ。レジストパターンし120A上も茲エッテング権

□ □ 0-A 上全面に堕布する必要はないが、第一の凹部(IS) 0 を含む一部にのみ煙布することは質し為に、図11 (c) に示すように、第一の四點 1:150 とともに、第 一の緒口部1130例全面にエッテング後の着1180 を集布した。本実施例で使用したエッテングを流者しし 80は、アルカリ俗称型のワックスであるが、基本的に エッチング般に耐性があり、エッチング時にある程度の - 三条枚性のあるものが、好まして、特に、上記ワックズに 一、反定されず、TUV硬化型のものでも臭い。このようにエ ッテング版抗層 1.1.8.0 をインナーリード定期部の形状 を形成するためのパターンが形成された面側の魔色され) - た等于の処式もともりに導力込むことにより、後ご見せる のエッテング等に第一の凹部1150が景色されて大き くなうないようにしているとともに、高度組なエッチン グ加工に対しての磁味的な強度無強をしており、スプレ 一圧を高く (2.5 kg/cm 以上) とすうことがで き、これによりエッテングが高さ方向に進行し易すくな う。この後、第2回目のエッチングを行む。ベ**え**は(平 坦伏)に葉色された第二の凹部L160形成面側からり ードフレーム滞材!1 L O モエッテングし、賞過させ、 50

インナーリード元禄部1318を形成した。(〇:) ((1))

京1回目のエッテングの工にて作製された。 リードフレ 一ム面に平行なエッテング形成面は平地であるが、 この 面を終む2面はインナーリード側にへこんだ凹状であ る。次いで、洗浄、エッチング医気層980の無法。レ ジスト値(レジストパターン1120AL11208) の除玉を行い、インテーリード先減部131Aが激増派 エミれた図9(a)に示すリードフレーム130Aを持 た。エッチングを読濯1180とレジスト碼(レジスト パターン1120A、11280) の第三は水製化ナト リウム水溶液により容解除去した。 【0014】上記、図11に示すリードフレームの表点

方だは、本実施剤に用いられる、インナーリード先承認

を粛粛に形成したリードフレームをエッテング加工によ り製造する方法で、特に、図しに示す、インナーリード 先端の第1面131Aae弯肉部以外の他の部分と同一 面に、第2面131Abと対向させて形成し、且つ、第 3 西131Ac. 第4面131Ad そインナーリードの 比べ、第1回目エッチングと第2回目エッテングのトー 10 内側に向かって凹んだ形状にするエッチング加工方法で ある。後述する実施例3の半導体装置のようにパンプを 用いて半減体素子をインナーリードの第2面131Ab には表し、インナーリードとな気的に接続する場合に<u>ワック ス _ (ザ.: _ 仁</u>ンク.テエ<u>ック社長の医ワッ</u>クス、型豊...____ ば… 第 2 面 1-3-1-A b そ*イ*ンナー リード側に凹んだ形状― に形成した方がパンプ技域の森の許容度が大きくなる 為。図12に示すエッチング加工方法が最られる。図 T ** 2.に示すエッテング加工方法は、第1.回目のエッチング 工程までは、図11に示す方法と同じであるが、エッテ ング症気及1180モ第二の凹部1160側に埋め込ん エッテング抵抗潜し180€、レジストパターン112 30 だ後、第一の凹端1150倒から第2回目のエッテング を行い、東通させる点で異なっている!| 但じ! 第1回目! のエッチングにて、第二周口記!140からのエッテン グを充分に行っておく。図12に示すエッテング加工方 たによって得られたリードフレームのインナーリード先 名の新面形状は、図を(b)に示すように、第2面33。 1Abがインナーリード側にへこんだ凹状になる。

(00~5)周、上記図1~、812に示すエッテング 加工方柱のように、エッテングを2段階にわけて行うエ _ ッテング加工方にも、一般には2段エッテング加工方法 といっており、改坦加工に有利な加工方法である。本兄 朔に用いた図9(ょ)に示す、リードフレーム130A の草造においては、2及エッテング加工方法心、バストレー・・・ ン形状を工夫することにより部分的にリードフレーム業 材を薄くしながら外形加工をする方炷とが伴行して誤ら れており、リードフレーム素材を輝くした部分において は、姓に、遠端な加工ができるようにして10分。 夕上 し、図し2に示す、上足の方性においては、インナーリ 一ド元末記131Aの急遽化加工は、 第二の凹部116 0 の形状と、最終的に得られるインナーリード完潔邸の 厚さじに左右されるもので、例えば、仮厚しそ50gm

まで謂くすろと、図ll(e)に示す、平坦緩Wlモl 0 0 umとして、インナーリード元韓部ピッテゥが 0. 15mmまで改細加工可能となる。板厚しを30μm程 皮ェで深くし、平坦福W1モ70μm健康とすると、イ ンナーリード先端部ピッチpが0.12mm程度まで改 趣加工ができるが、被厚(、平坦帽W1のとり方次寫で はインナーリード先導部ピッチpは更に使いピッテまで

作品が可能となる。ちなみに、インナーリード元禄忌ピ

ッテッを0.08mm、板厚25μmで平坦福40μm

程度が確保できる。

(0016)このようにエッチング加工にてリードフレ 一ムを作製する頃、インナーリードの長さが短かい場合 等、製造工程でインナーリードのヨレが発生したくい場 合には、直接図9(a)に示す形状のリードフレームエ ッテング加工にで得るが、インナーリードの長さが長 く、インナーリードにヨレが発生し易い場合には、図9 (c)(亻)に示ように、インナーリード先輩紹から速 毎頭 1 3 1 B を設け、「イジデニリード元素部属」「Ling)」 た形状にして形成したものを掛て、半導体装置作製には 不必要な運転部1318モブレス零により切断除業して 図9(a)に示す形状を持る。向、前述のように、図9 (c) (イ) に示すものを切断し、図9(a)に示す形 状にする風には、図9 (c) (d) に示すように、通 ★ 消傷のため演技テープ 1-6-0-(ボリイミドデーブ)-を使用する。図9(c)(ロ)の状態で、ブレス等によ り運輸部131Bを切断除去するが、半端体表子は、デ 一ブをつけた状態のままで、リードフレームに伝収さ

ドフレームのインナーリード第131の新面形状は、図 1.3 (イ) (a) に示すようになっており、エッチング 平地軍131A5例の編W1はほぼ平坦で反対側の面の 低w2より岩干大きくくなっており、w1、w2(約1 大きくなっている。このようにインリーリード先端部の 阿面は広くなった新面形状であるため、 どうりごごしご いても半導体素子(図示せず)とインナーリード元編部

これ。そのまま皆を提致止される。「食」「EFFFEFF

切断部分を示すものである。

-131Aとワイヤ120Aに120Bによる簡単(ポン デイング)がし易いものとなっているが、本実海外の場 合はエッテング面側(図13 (ロ) (a)) モボンディ - ハノ面をしていない 本内、から104.5 にエッデンプロエデア・ による平地面、131Aaはリードフレーム業材面、1 21A、1218はのっき部である。エッテング平型状 歪がアラビの無い面であるため、図Ⅰ3(□)の(a) の場合は、斧に桔森(ボンデイング) 適性が優れる。樹 13 (八) は図14に示す加工方法にて作製されたリー ドフレームのインナーリード先導部13318と半導体 素子(閻宗せず)との結構(ポンディング)を示すもの であるが、この場合もインナーリード先端部13318 Sel

の両面は平坦ではあるが、この部分の反応方向の身に出 べ大きくとれない。また画面ともリードフレーム章は至 である為、結果(ポンデイング)適性は本実定者のエッ チング平坦面より劣る。図13(二)はプレス(ニィニ ング)によりインナーリード充満部を採肉化した後にエ ッチング加工によりインナーリード元禄郎1331C. 1331日を加工したものの、半導体等于(窓示せず) ことの最衰(ポンデイング)を示したものであるが、この 場合はプレス面側が図に示すように平坦になっていない 10 ため、どちらの面を用いて結算(ポンディング)して も、図 [1 (二)の(a)、(b)に示すように最終 (ボンデイング) の際に完定性が迷く品質的にも間底と たう場合が多い。南、1131Abはコイニング面であ

12

(0018)次に実施例1の出程対止型半導体を還の実 形例を挙げる。図3 (a) ~図3 (e) は、それぞれ、 は実施例上の樹脂針止型半導体装属の変形例の新面図で ある。図3(a)に示す変形例の半導体装置は、実局例 1の半減体装置とは、ダイパッド 135の位置が異なる もので、ダイバッド部135が外部に露出している。タ イパッド部135が外部に食出していることにより、実 庭所1に比べ、熱の免散性が優れている。図3(6)。に 示丁変形列の半導体装置も、ダイパッド 🖬 🗋 3 5 が外岳 -----に耳出させているものであり、実施外下に比べ、怒の宛 意性が優れている。実施的1 や図 3 (a) に示す変形的 とは、半導体素子110の向きが異なり、ワイヤボンデ イング面をリードフレームの第1面に設けている。図3 ぞれ其瓦例 1、図 3 (a) に示す変形的、図 3 (b) に 【0017】 本実施例1の半導体装置に用いられたリー 10 示す変形例において、半年状の半日からなる減予部を設 けず、紀子柱の面を直接結子部として用いているもので **あり、製造工程を簡結した構造となっている。** 【0019】次いで、実施例2の解稿封止型坐導体装置。 を挙げる。図4 (a) は実施例2の出版対止型半導体器

> 一同じとなる為、図は省略した、図3中、2つのは半選体 40 辰度、210は半導体業子、211は栽産館(バッ F) . 220はワイヤ、230はリードフレーム、23 1はアングーリード、「231名を配換1面、257点が一つ は第2面、231Acは第3面、231Adは第4面、 233は高子庄郎、233Aは端子郎、233Bは剣 西. 2335は上湖面. 240は対止用樹脂. 270は 滅弦固定用テープある。 本共成例 2 の半導体装置におい ては、リードフレーム230はダイパッドを持たないも ・ので、半導体等子2-10はインナーリード・2-3寸ととも に補強因定用テープ270により固定されており、半導 体票テ2L0は、半導体系テの電板館(パッド)211

4におけるインナーリード部の新面図で、図4(c) は

図4(a)のB3-B4における第千柱部の新面図であ

う。尚、実施例2の半導体装置の外頭は実施例1とほぼ

. in Mari.

:

TO ARTHUR

例はワイヤ220により、インナーリード231の第2 面231Abと結構されている。本実延昇2の場合も、 実施例1場合と同様に、半連体変更200と外頭回路と -の意気的な接続は、端子住233の元者部に設けられた 半球状の半田かっなる選子部233Aを介してブリント 孟成事へ存載されることにより行われる。

(0020) また、本実施例2の半返体装置は、図10 (a) . 10 (b) に示す、ダイバッドを持たない。ニ ッテングにより外形加工されたリードフレーム230A 子をインナーリードに固定した状態でワイヤボンディン グを行い、岩曜対止しているのに対し、本実高例2の場 合には、半導体基チ210をインナーリード231とと もに減使固定用デーブ270上に固定した状態で、ワイ ヤポンデイング工程を行い、指程封止している点であ う。向、度温対止後のプレスによる不要部分の物性 ユ 于前の形成は: 実施所1と同様である。図10 (a)に 示すリードフレーム230Aを持るには、図9(a)に る。卸ち、一図「「の」(で)(イ)(に示すエッテング加工さ れた後のものを切断し、図10(a)に示す形状にする _う。この頃、図10 (c) (C) に示すように、選求、 __商技<u>のため商技テープ 2_6_0_(ポリイミドテープ)</u>を受<u>______り</u>外形辺工されたリービスレニムを見いたものである_

(0021) 図5 (a) ~図5 (c) は、英語例2の辛 選集装置の変形例半選体装置の新面図である。図5 --(-a)--に示す変形例半導体装置は.--半導体素子の向きが 図5 (a) で、考集邸を育する面を下削にしている点。 (o)、図5 (c)に示す変形的半導体装置は、それぞ れ冥短阙 2 の半路体装置、図 5 (a)に示す変形例の半 一選歩島建において、学歴状の学田からなる稀子部を設け ず、漢子柱の面を直接第一部として用いているものであ る。保護枠がなく、端子性233の側面231日を棚面 には出している為、テスタ等での信号のデエックがしる

....(0.0.2.2) 次いで、実施例 1の樹搾封止型半速体装置 を送げる。図 6 (a) は実定的3の岩板封止型半弦体盤 (0 スタギでの信号のチェックがし易い構造となっている。 鹿の新面図であり、図6(b)は図6(a)のA5~A 5におけるインナーリード部の断面図で_こ図5 (/ c) は 。 図6(a)の55-B6における電子性限の新面図であ ら、尚、実施例3の半導体装置の外膜も実施例1とほぼ 同じとなう為、図は省略した。図6中、300は半進度 装置。310は半導体量子。312はバンブ。330は リードフレーム、331はインナーリード、331Aa 。は第1面。331A6は第2面。33<u>1Acは第</u>3面。<u>。。29、男</u>猫例4<u>の生活体薬薬の</u>がはも実<mark>症</mark>例1とほぼ 3 3 1 A d は第4番、3 3 3 は端子性部、3 3 3 A は増

封止用歯額、350は減強用デーブである。本実施的3 の半端体装置においては、半路体度デ310は、パンプ 3 1 1 によりインナーリード 3 3 1 の第 2 配 3 3 1 A 5 に因定され、考系的にインナーリード331と接続して いる. リードフレーム330は、図10(a)、図10 (b) に示す外形のもので、図11に示すエッチングル 工により作品されたものを用いている。図[13 (イ) (bkに味すように、インナーリード331の両面の幅 を用いたもので、その製造方法は実施明!とほぼ同じエ 10 方向中部の幅WAよりも大きくなっており、且つ、イン W I A . W 2 A (17) 1 0 0 μm) さもこの部分の板落き ナーリード331の第2面331Abはインナーリード の内側に向かって凹んだ形状で、第1回331Aaが二 坦であることより、インナーリードの改起化に対応でき るとともに、インナーリード331の第2面331Ab において、半導体禁予とパンプにて急気的に反映する以 には、図13(ロ)(b)のように接続がし易いものと している。また、本実策例3の場合も、英統例1や実施 例2の場合と同様に、半選体装置300と外部回路との 電気的な反反は、 選子性 3 3 3 先韓部に及けられた半球 ボチリードフレーム130Aを得た場合と同様にして得 20 状の半白からなる海子部333Aを介してブリント高坂

【0023】冥嘉州3の半選体集置は、呉高州1の半導 体装置の場合とは異なり、図12に示すエッチングによ が、半球体装置目体の作型方法はほぼ同じ工程である。 異なる点は、実施例1の半導体装置の場合には半導体景 テをインナーリードに固定した状態でワイヤボンデイン グを行い、出設対止しているのに対し、-本実施例3の半 ... およびワイヤボンデイング面をリードフレームの第1面 10 ド331にパンプを介して固定して電気的に接続した状 スによう不要部分の切断、選子器の形成は、実施例1の 半選体装置の場合と同じである。……

(002.4)図6(d)は、実施例3の半進体装置の要^{一一一} 形列半導体装置の新面図である。図 6 (d)に示す変形 外半週外接近位, 英治例 3 の半週外接便において、半部 次の学田からなる漢字感を設けず、漢字性の面を復復議 于注 3.3.3.の側面 3.3.3.8 を側面に露出している為ニテ 更にこの場子に333の側面333Bをば斜させると上 節からチェックし易い構造とすることもできる。 (0025)次いで、実施列4の樹脂対止型学導体装置。 を挙げる。図7 (a) は実施例4の岩窟封止型半路体袋 還の新面図であり、図1 (b) は図1 (a) のA1 − A 8におけるインナーリード邸の断面図で、1966(c)は 図 6 (a) の 8 7 - 9 8 における 第千世 部の 新面図 で あ 同じさなる為、図は省略した。図7中、400は半導体 子85、3338は866、3338はは上級面、340は 50 装屋、410は半導体業子、411はパッド、430は


リードフレーム、431はインナーリード、431Aa 1.6 【図11】本発明の樹畑対止型半路は装定に思いられる は第1面、431Abは第2面、431Acは第3面、 リードフレームの作品方法を設策するための意 431人位は第4面、433は基于圧率、433人は第 【図12】本発明の幽緒計止型半導体装置に用いられる 于屈、4038は側面、4338は上端面、440は対 リードフレームの作製方法を説明するための忌 止用樹脂、470は絶縁性接着杯である。本実苑例の場 【図13】インナーリード元韓最でのウイボンデイング 合は、学導体禁デ410のパッド311個の面をインナ の結構状態を示す図 ーリード331の第2面431Abに絶縁性接着材47 (図14)従来のリードフレームのエッチング製造工業 0 を介して固定し、バッド411とインナーリード43 を求明するための意 1の弟1面431Aaとをワイヤ420にて着気的に启 (図15) 樹脂 計止型半導体装置及び単海リードフレー 課したものである。使用するリードフレームは実施例3 10 ムの図 等と隔じ、図10(a)、図10(b)に示す外域形状 のものを使用している。また、本実施労4の場合も、実 (符号の表現) 100.200.300.400 近州1や実施例2の場合と同様に、半端体装置400と 7 医艾米基半点工作部 外部回答との考別的な症状は、第千倍333元複形に収 110.210.310.410 けられた学歌状の半屈からなる線子部433Aを介して 再本案子 ブリント芸仮事へ搭載されることにより行われる。。 111.211.411 (0026)図7(d)は、実施例4の半導体装度の変 È 医(パッド) 形解半導体装置の新面図である。図7(d)に示す変形 3 1 2 例半路体装置は、実施例 4 の半退体装置におりて、半球 ĸ ンブ 状の半田からなる種子部を設けず、端子性の面を直接落。20 120.220.420 テ節として用いているものである。 保護枠を無くして達 2 子柱433の側面433Bを側面に貸出している為。テ 120A.120B スタ等での信号のチエックがし易い構造となっている。 4 + _(_0_0 _2_7 ,)_____ - L2.1 A_ L.2.1.B ... 【発明の効果】本発明の凿閣對止型半導体装置は、上記 のように、リードフレームモ用いた樹稈封止型半速体変 っき話 130, 230, 330, 430 霞において、多端子化に対応でき、且つ、旋来の図13 ードフレーム ----- (6)- に示すアのターリードを持つリードフレームを周 131. 231. 331. 431 いた場合のようにダムバーのカット工程や、ダムバーの ンナーリード **虫げ工程を必要としない。卸ち、アウターリードのスキー 10 − 1 3 l A a − 2 3 l A a − 3 3 l A a − 4 3 l A a − 第** 受無とできる半導体装度の提供を可能としている。ま 131Ab. 231Ab. 331Ab. 431Ab た。QFPやBGAに比べるとバッケージ内部の配当長 2.50 が短かくなるため、新生容量が小さくなり伝搬通返時間 131Ac. 231Ac. 331Ac. 431Ac _を摂くすることを可能にしている。 (図面の簡単な反明) 13 [Ad. 23 [Ad. 33 [Ad. 43 [Ad. 第 【図1】 実施例1の樹脂封止型半導体装置の新面窓 4 🕱 【図 2 ∬ 実施例 1 の樹脂對近型半導体装置の辞読図及び i 3 i B . . F 05 03 ## H (図3) 英海州 1 の出版対止型半導体装置の変形列の図 40 133.233.333.433 4 【図4】実院例2の樹淵封止型半薬体装置の新団図 -구늘 【図 5】 実施例 2 の世間対応型半路体を建の変形層の風 тила (рала, гадаа) а<u>да</u>и 【四6】 実施例3の樹脂針上型半導体装置の新面型 辛亥 【図7】 実施例 4 の樹脂計止型半導体装置の新面図 1338. 2338. 3338. 4338 31 【図8】 突斑例 1 の潜漏対止型半導体装置の指裝工程を 沢井ずっための図 1335. 2335. 3335 4335 (図9)本発蛸の樹脂対止型当導体装置に無いられるリ £ ードフレームの図 _ . 140...2.40. 340. 440 27 【四10】本発明の樹脂財企型半導体装置に用いられる。 化角料源 リードフレームの包


190

4


7


17			AR AR IT A	
31 段			特制平9-8205 1 5	
190		ードフレームま;	ा । अंक	
复 材	₽	133146		
2 6 0		イニング面	=	=
強用 テープ	話	1410	-	
2 7 C		ードフレーム語材		ı
準固定用テープ	i l	1420		
3 5 0		オトレジスト	7	
強用テープ	ส	1430 .	-	
4 7 0		ジストパターン	L	
操性反差材	絶		,	
1 1 1 0		ンナーリード	4	
. ードフレーム 奈材		1510		
1120A. 1120B	-	ードフレーム	ŋ	
ジストパターン	L	1511		
1 1 3 0	•	イバッド	g g	
一の純ロ部	無	1512		-
1140		ンナーリード	7	
二の無口頭	第	1512A		
1 1 5 0		シナーリード完容部		
- の 巴 朝	第 2	0 1513		
1 1 6 0		ウターリード	7	
二の凹部	第	1514		
1 1 7 0		ムバー	. 4	
型状面	平	1_5_1_5	•	
1 1 8 0		レーム部 (枠部)	7	
ッテングは広倉	I	1 5 2.0		
13208.13200 13300	•	基体素子	*	
13208.1320C1320.D	2	1- 5-2 1		
13213.13216.13210	* * *	腹部(バッド)	1 maria 1 mari	
っき私	· s) 20	1530	_	
1331B. 1331C. 1331D		-+ 	-7	
ンナーリード元義郎	. 1.	1 5 4 0		<u>-</u>
1331Aa		止用選倡 ;	· · · · · · · · · · · · · · · · · · ·	
		* · ·	er er er enning i de ligger er	
·			-	**






.;





(**2**:3)



Patent Laid-Open Publication No. Heisei 9-8205

[TITLE OF THE INVENTION].

RESIN-ENCAPSULATED SEMICONDUCTOR DEVICE

5

10

20

25

[CLAIMS]

A resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising:

inner leads having the thickness less than that of the lead frame blank; and

terminal columns integrally connected to the inner 15 leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, the terminal columns having terminal portions arranged on top ends thereof, the terminal portions being made of solders, etc. and exposed to the outside beyond a resin encapsulate, each inner lead possessing a rectangular cross-section and having four

20

25

å

surfaces including a first surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

Antighted A. P. S.

2. A resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising:

inner leads having the thickness less than that of the lead frame blank; and

terminal columns integrally connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, portions of top ends of the terminal columns being exposed to the outside beyond a resin encapsulate, each inner lead possessing a rectangular

cross-section and having four surfaces including a first surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

3. The resin-encapsulated semiconductor device as claimed in claims 1 or 2, wherein a semiconductor chip is received inward of the inner leads, and electrodes of the semiconductor chip are electrically connected to the inner leads through wires, respectively.

15

5

- 4. The resin-encapsulated semiconductor device as claimed in claim 3, wherein the lead frame has a die pad, and the semiconductor chip is mounted onto the die pad.
- 5. The resin-encapsulated semiconductor device as claimed in claim 3, wherein the lead frame does not have a die pad, and the semiconductor chip is fastened to the inner leads using a reinforcing fastener tape.
- 25 6. The resin-encapsulated semiconductor device as

claimed in claims 1 or 2, wherein the semiconductor chip is fastened by means of insulating adhesive to the second surfaces of the inner leads on one surface thereof on which the electrodes are located, and the electrodes of the semiconductor chip are electrically connected to the first surfaces of the inner leads through wires, respectively.

7. The resin-encapsulated semiconductor device as claimed in claims 1 or 2, wherein the semiconductor chip is fastened to the second surfaces of the inner leads by bumps thereby to be electrically connected to the inner leads.

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a resinencapsulated semiconductor device capable of meeting the
requirement for an increase in the number of terminals and
resolving problems which are caused in association with
position shift and coplanarity of an outer lead.

20

25

5

[DESCRIPTION OF THE PRIOR ART]

FIG. 15(a) shows the configuration of a generally known resin-encapsulated semiconductor device (a plastic lead frame package). The shown resin-encapsulated semiconductor device includes a die pad 1511 having a

15

20

25

semiconductor chip 1520 mounted thereon, outer leads 1513 to be electrically connected to the associated circuits, inner leads 1512 formed integrally with the outer leads 1513, bonding wires 1530 for electrically connecting the tips of the inner leads 1512 to the bonding pad 1521 of the semiconductor chip 1520, and a resin 1540 encapsulating the semiconductor chip 1520 to protect the semiconductor chip 1520 from external stresses and contaminants. This resinencapsulated semiconductor device, after mounting the semiconductor chip 1520 on the bonding pad 1521, manufactured by encapsulating the semiconductor chip 1520 with the resin. In this resin-encapsulated semiconductor device, the number of the inner leads 1512 is equal to that of the bonding pads 1521 of the semiconductor chip 1520. And, FIG. 15(b) shows the configuration of a monolayer lead frame used as an assembly member of the resin-encapsulated semiconductor device shown in FIG. 15a. Such a lead frame includes the bonding pad 1511 for mounting semiconductor chip, the inner leads 1512 to be electrically connected to the semiconductor chip, the outer lead 1513 which is integral with the inner leads 1512 and is to be electrically connected to the associated circuits. This also includes dam bars 1514 serving as a dam encapsulating the semiconductor chip with the resin, and a frame 1515 serving to support the entire lead frame 1510.

10

15

. 20

25

Such a lead frame is formed from a highly conductive metal such as a cobalt, 42 alloy(a 42% Ni-Fe alloy), copper-based alloy by a pressing working process or an etching process. FIG. $15(b)(\Box)$ is a cross-sectional view taken along the line F1-F2 of FIG. 15(b)(A).

Recently, there has been growing demand for the miniaturization and reduction in thickness of resinencapsulated semiconductor device employing lead frames like the lead frame (plastic lead frame package) and the increase of the number of terminals of resin-encapsulated semiconductor package as electronic apparatuses are miniaturized progressively and the degree of the integration of semiconductor device increase progressively. Thus, recent resin-encapsulated semiconductor package, particularly quad plate package(QFPs) and thin quad flat packages (TQFPs) have each a greatly increased number of pins.

Lead frames having inner leads arranged at small pitches among lead frames for semiconductor packages are fabricated by a photolithographic etching process, while lead frames having inner leads arranged at comparatively large pitches among lead frames for semiconductor packages are fabricated by press working. However, lead frames having a large number of fine inner leads to be used for forming semiconductor packages having a large number of

10

15

20

25

pins are fabricated by subjecting a blank of a thickness on the order of $0.25\ \mathrm{mm}$ to an etching process, not a press working.

्रा अञ्चलका ।

The etching process for forming a lead frame having fine inner leads will be described hereinafter with reference to FIG. 14. First, a copper alloy or 42 alloy thin sheet of a thickness on the order of 0.25 mm (a lead frame blank 1410) is cleaned perfectly (FIG. 14(a)). Then, a photoresist, such as a water-soluble casein photoresist containing potassium dichromate as a sensitive agent, is spread in photoresist films 1420 over the major surfaces of the thin film as shown in FIG. 14(b).

Then, the photoresist films are exposed, through a mask of a predetermined pattern, to light emitted by a high-pressure mercury lamp, and the thin sheet is immersed in a developer for development to form a patterned photoresist film 1430 as shown in FIG. 14(c). Then, the thin sheet is subjected, when need be, to a hardening process, a washing process and such, and then an etchant containing ferric chloride as a principal component is sprayed against the thin sheet 1010 to etch through portions of the thin sheet 1410 not coated with the patterned photoresist films 1020 so that inner leads of predetermined sizes and shapes are formed as shown in FIG. 14(d).

15

20

25

Then, the patterned resist films are removed, patterned thin sheet 1410 is washed to complete a lead frame having the inner leads of desired shapes as shown in FIG. 14(e). Predetermined areas of the lead frame thus formed by the etching process are silver-plated. 5 being washed and dried, an adhesive polyimide tape is stuck to the inner leads for fixation, predetermined tab bars are bent, when need be, and the die pad depressed. etching process, the etchant etches the thin sheet in both the direction of the thickness and directions perpendicular to the thickness, which limits the miniaturization of inner lead pitches of lead frames. Since the thin sheet is etched from both the major surfaces as shown in FIG. 14 during the etching process, it is said, when the lead frame has a line-and-space shape, that the smallest possible intervals between the lines are in the range of 50 to 100% of the thickness of the thin sheet. From the viewpoint of forming the outer lead having a sufficient strength, generally, the thickness of the thin sheet must be about 0.125 mm or above. Furthermore, the width of the inner leads must be in the range of 70 to 80 \square m for successful wire bonding. When the etching process as illustrated in FIG. 14 is employed in fabricating a lead frame, a thin sheet of a small thickness in the range of 0.125 to 0.15 $\ensuremath{\text{mm}}$ is used and inner leads are formed by etching so that the

10

fine tips thereof are arranged at a pitch of about $0.165\,$ mm.

However, recent miniature resin-encapsulated semiconductor package requires inner leads arranged at pitches in the range of 0.13 to 0.15 mm, far smaller than 0.165 mm. When a lead frame is fabricated by processing a thin sheet of a reduced thickness, the strength of the outer leads of such a lead frame is not large enough to withstand external forces that may be applied thereto in the subsequent processes including an assembling process and a chip mounting process. Accordingly, there is a limit to the reduction of the thickness of the thin sheet to enable the fabrication of a minute lead frame having fine leads arranged at very small pitches by etching.

An etching method previously proposed to overcome such difficulties subjects a thin sheet to an etching process to form a lead frame after reducing the thickness of portions of the thin sheet corresponding to the inner leads of the lead frame by half etching or pressing to form the fine inner leads by etching without reducing the strength of the outer leads. However, problems arise in accuracy in the subsequent processes when the lead frame is formed by etching after reducing the thickness of the portions corresponding to the inner leads by pressing; for example, the smoothness of the surface of the plated areas

20

25

is unsatisfactory, the inner leads cannot be formed in a flatness and a dimensional accuracy required to clamp the lead frame accurately for bonding and molding, and a platemaking process must be repeated twice making the lead fabricating process intricate. It is also necessary to repeat a platemaking process twice when the thickness of the portions of the thin sheet corresponding to the inner leads is reduced by half etching before subjecting the thin sheet to an etching process for forming the lead frame, which also makes the lead frame fabricating process intricate. Thus, this previously proposed etching method has not yet been applied to practical lead frame fabricating processes.

15 [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

On the other hand, because a pitch among inner leads is made narrow as the number of terminals is increased, it is considered important to know whether a problem is caused or not in association with position shift or coplanarity of an outer lead when implementing a chip mounting process. Accordingly, the present invention has been made in an effort to solve the problems occurring in the related art, and an object of the present invention is to provide a resin-encapsulated semiconductor device capable of meeting the requirement for an increase in the number of terminals

and resolving problems which are caused in association with position shift and coplanarity of an outer lead.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

5 According to one aspect of the present invention, there is provided a resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, 10 comprising: inner leads having the thickness less than that of the lead frame blank; and terminal columns integrally connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to electrically connected to an external circuit, the terminal 15 columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, the terminal columns having terminal portions 20 arranged on top ends thereof, the terminal portions being made of solders, etc. and exposed to the outside beyond a resin encapsulate, outer surfaces of the terminal columns also being exposed to the outside beyond the resin encapsulate, each inner lead possessing a rectangular 25 cross-section and having four surfaces including a first

10

15

20

25

surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

į.

According to another aspect of the present invention, there is provided a resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising: inner leads having the thickness less than that of the lead frame blank; and terminal columns integrally connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, portions of top ends of the terminal columns being exposed to the outside beyond a resin encapsulate, outer surfaces of the terminal columns also being exposed to the outside beyond the resin encapsulate, each inner lead

possessing a rectangular cross-section and having four surfaces including a first surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

According to another aspect of the present invention, a semiconductor chip is received inward of the inner leads, 10 and electrodes (pads) of the semiconductor chip are electrically connected to the inner leads through wires, respectively. According to another aspect of the present invention, the lead frame has a die pad, and semiconductor chip is mounted onto the die pad. According 15 to another aspect of the present invention, the lead frame does not have a die pad, and the semiconductor chip is fastened to the inner leads using a reinforcing fastener According to still another aspect of the present invention, the semiconductor chip is fastened by means of 20 insulating adhesive to the second surfaces of the inner leads on one surface thereof on which the electrodes are located, and the electrodes of the semiconductor chip are electrically connected to the first surfaces of the inner 25 leads through wires, respectively. According to yet still

10

15

25

another aspect of the present invention, the semiconductor chip is fastened to the second surfaces of the inner leads by bumps thereby to be electrically connected to the inner leads. In the above descriptions, in the case that the terminal columns have terminal portions which are arranged on top ends of the terminal columns, with the terminal portions made of solders, etc. and exposed to the outside beyond the resin encapsulate, while it is the norm that the terminal portions comprising the solders, etc. are exposed to the outside beyond the resin encapsulate, it is not necessarily required for the terminal portions to projected beyond the resin encapsulate. Moreover, while it is possible to use the outside surfaces of the terminal columns while they are not encapsulated by the resin encapsulate and they are exposed to the outside, the outside surfaces of the terminal columns which are not encapsulated by the resin encapsulate, can be covered by a protective frame using adhesive, etc.

20 [WORKING FUNCTIONS]

The resin-encapsulated semiconductor device in accordance with the present invention can meet a demand for an increase in the number of terminals. At the same time, in the resin-encapsulated semiconductor device, because the forming process of the outer leads as in the case of using

a mono-layered lead frame shown in FIG. 13(b) is not required, it is possible to provide a semiconductor device in which no problems are caused in association with position shift and colplanarity of the outer leads. More particularly, the use of a multi-pinned lead frame shaped in a manner that inner leads have a thickness less than that of the lead frame blank by a two-step etching process, that is, the inner leads are arranged at a fine pitch, can meet a demand for an increase in the pin number of the semiconductor device. Furthermore, by using the lead frame which is fabricated by a two-step etching process as will be described later with reference to FIG. 1, the second surface of each inner lead has coplanarity, and is excellent in wire-bonding property. In addition, since the first surface of the inner lead is also a flat surface and the third and fourth surfaces are depressed toward the inside of the inner lead, the inner leads are stable and coplanarity width upon wire bonding process enlarged.

20

25

5

10

15

[EMBODIMENTS]

Embodiments of the resin-encapsulated semiconductor device in accordance with the present invention will now be described with reference to the attached drawings. First, a resin-encapsulated semiconductor device in accordance

10

15

20

25

with a first embodiment of the present invention will be described hereinafter with reference to FIGs. 1 and 2. FIG. 1(a) is a cross-sectional view of the encapsulated semiconductor device according to the first embodiment of the present invention. FIG. 1(b) is a crosssectional view of an inner lead taken along the line A1-A2 of FIG. 1(a), and FIG. 1(c) is a cross-sectional view of a terminal column taken along the line B1-B2 of FIG. 1(a). Moreover, FIG. 2(a) is a perspective view of the resinencapsulated semiconductor device according to the first embodiment of the present invention, FIG. 2(b) is a front view of the resin-encapsulated semiconductor device of FIG. 2(a), and FIG. 2(c) is a bottom view of the resinencapsulated semiconductor device of FIG. 2(a). In FIGs. 1 and 2, a drawing reference numeral 100 represents a resinencapsulated semiconductor device, 110 a semiconductor chip, 111 electrodes (pads), 120 wires, 130 a lead frame, 131 inner leads, 131Aa a first surface, 131Ab a second surface, 131Ac a third surface, 131Ad a fourth surface, 133 terminal columns, 133A terminal portions, 133B surfaces, 133S a top surface, 135 a die pad, and 140 a resin encapsulate.

In the resin-encapsulated semiconductor device according to the first embodiment, as shown in FIG. 1(a), the semiconductor chip 110 is placed inward of the inner

10

15

leads 131. As can be readily seen from FIG. 1(a), the semiconductor chip 110 is mounted on the die pad 135 at one surface thereo: which is opposed to the other surface thereof where the electrodes (pads) 111 СĒ the semiconductor chip 110 are arranged. Each electrode (pad) 111 is electrically connected to the second surface 131Ab of the inner lead 131 through the wire 120. The electrical connection between the resin-encapsulated semiconductor device 100 of this embodiment and an external circuit is achieved by mounting the resin-encapsulated semiconductor device 100 via the terminal portions 133A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 133A located on the top surfaces 133S of the terminal columns 133, respectively. resin-encapsulated semiconductor device of the embodiment of the present invention, it is not necessarily required to provide a protective frame 180, and instead, a structure, as shown in FIG. 1(d), in which no protective frame is used can be adopted.

The lead frame 130 used in the semiconductor device 100 according to the first embodiment is made of a 42% nickel-iron alloy. Therefore, the lead frame 130A which has a contour as shown in FIG. 9(a) and is shaped by an etching process, is used as the lead frame 130. The lead frame 130 has inner leads 131 which are shaped to have a

thickness less than that of the terminal columns 133 or other portions. Dam bars 136 serve as a dam when encapsulating the semiconductor chip 110 with a resin. Moreover, although the lead frame 130A which is processed 5 by etching to have the contour as shown in FIG. 9(a) is used in this embodiment, the lead frame is not limited to such a contour because portions except the inner leads 131 and the terminal columns 133 are not necessary. The inner leads 131 have a thickness of 40 \square m whereas the portions 10 of the lead frame 130 other than the inner leads 131 have a thickness of 0.15 mm which corresponds to the thickness of the lead frame blank. The other portions of the lead frame 130 except the inner leads 131 may not have the thickness of 0.15 mm, but have a thickness of 0.125 mm-0.50 mm which 15 is thinner. The tips of the inner leads 131 have a small pitch of 0.12 mm so as to achieve an increase in the number of terminals for semiconductor devices. The second face 131Ab of the inner lead 131 has a substantially flat profile so as to allow an easy wire boding thereon. Also, 20 as shown in FIG. 1(b), because the third and fourth faces 131Ac and 131Ad have a concave shape which is depressed toward the inside of the associated inner lead, a high strength can be obtained even though the second face (wire bonding surface) 131Ab is narrowed.

In the present embodiment, since twisting does not

occur in the inner leads 131 irrespective of whether the inner leads 131 is long or not. The inner leads having the contour, as shown in FIG. 9(a), in which the tips of the inner leads 131 are separated one from another, are 5 prepared by the etching process, and the inner leads are resin-encapsulated after mounting the semiconductor chip thereon as will be described later. However, where the inner leads 131 are long in their length and have a tendency for the generation of twisting therein, it is 10 impossible to fabricate the lead frame by etching to have the contour as shown in FIG. 9(a). Therefore, after etching the lead frame in a state where the tips of the inner leads are fixed to the connecting portion 131B as shown in FIG. 9(c)(1), the inner leads 131 are fixed with the reinforcing tape 160 as shown in FIG. $9(c)(\square)$. Then, the connecting portions 131B which are not necessary in the fabrication of the resin-encapsulated semiconductor device are removed by a press as shown in FIG. 9(c)(//), and a semiconductor device is then mounted on the lead frame.

20 Hereinafter, a method for the fabrication of the resin-encapsulated semiconductor device will be described with reference to FIG. 8. First, the lead frame 130A, as shown in FIG. 9(a), which is shaped by the etching process as will be described later, is prepared such that the second surfaces 131Ab of the inner leads 131 are 25

15

10

15

20

25

directed upward (FIG. 8(a)).

Then, the semiconductor chip 110 is mounted onto the die pad 135 such that the surfaces of the semiconductor chip 110 on which the electrodes 111 are arranged, are directed upward (FIG. 8(b)).

Next, after the semiconductor chip 110 is fastened onto the die pad 135, the electrodes 111 of the semiconductor chip 110 and the second surfaces 131Ab of the inner leads 131 are bonded with each other using wires 120 (FIG. 8(c)).

Subsequently, encapsulation is carried out with the conventional resin encapsulate 140. Thereafter, unnecessary portions of the lead frame 130 which are protruded from the resin encapsulate 140 are cut by a press to form terminal columns 133 and also the side surfaces 133B of the terminal columns 133 (FIG. 8(d)).

Then, the dam bars 136, the frame portions 137, etc. of the lead frame 130A as shown in FIG. 9 are removed. Next, the terminal portions 133A each made of the semispherical solder are arranged on the outer surface of each terminal column 133 to fabricate a resin-encapsulated semiconductor device (FIG. 8(e)).

Thereafter, the protective frame 180 is arranged by means of adhesive around an entire outer surface of the resultant structure in such a manner that the side surfaces

10

15

20

25

of the terminal columns 133 are covered thereby (FIG. 8(f)). At this time, the protective frame 180 functions to reinforce the semiconductor device. In other words, the protective frame 180 serves to prevent moisture from leaking into a gap between the resin encapsulate and the terminal columns due to the fact that the side surfaces of the terminal columns are exposed to the outside, whereby a crack is not formed in the semiconductor device and the breakage of the semiconductor device is avoided. However, persons skilled in the art will readily appreciate that it is not necessarily required to provide the protective frame 180. Also, when such an encapsulating process by the resin is carried out using a desired mold, the encapsulating process is implemented in a state wherein the outer side surfaces of the terminal columns of the lead frame are somewhat protruded out of the resin encapsulate.

A method for etching the lead frame of the first embodiment will now be described in conjunction with the attached drawings. FIG. 11 is of cross-sectional views respectively illustrating sequential steps of the etching process for the lead frame of the first embodiment. In particular, the cross-sectional views of FIG. 1 correspond to a cross section taken along the line D1-D2 of FIG. 9(a). In FIG. 11, the reference numeral 1110 denotes a lead frame blank, 1120A and 1120B resist patterns, 1130 first opening,

10

second concave portions, 1170 flat surfaces, and 1180 an etch-resistant layer. First, a water-soluble casein resist using potassium dichromate as a sensitive agent is coated over both surfaces of the lead frame blank 1110 made of a 42% nickel-iron alloy and having a thickness of about 0.15 mm. Using desired pattern plates, the resist films are patterned to form resist patterns 1120A and 1120B having first opening 1130 and second openings 1140, respectively (FIG. 11(a)).

* 14

The first opening 1130 is adapted to etch the lead frame blank 1110 to have a flat etched bottom surface to a thickness smaller than that of the lead frame blank 1110 in a subsequent process. The second openings 1140 are adapted 15 to form desired shapes of tips of inner leads. the first opening 1130 includes at least an area forming the tips of the inner leads 1110, a topology generated by partially thinned portion by etching in a subsequent process can cause hindrance in a taping process or a 20 clamping process for fixing the lead frame. Thus, an area to be etched needs to be large without being limited to fine portions of the tips of the inner leads. Thereafter, both surfaces of the lead frame blank 1110 formed with the resist patterns are etched using a 48 Be' ferric chloride 25

2.5 kg/cm². The etching process is terminated at the point of time when first recesses 1150 etched to have a flat etched bottom surface have a depth h corresponding to 2/3 of the thickness of the lead frame blank (FIG. 11(b)).

5 Although both surfaces of the lead frame blank 1110 are simultaneously etched in the primary etching process, it is not necessary to simultaneously etch both surfaces of the lead frame blank 1110. The reason why both surfaces of the lead frame blank 1110 are simultaneously etched, as in 10 this embodiment, is to reduce the etching time taken in a secondary etching process as will be described later. total time taken for the primary and secondary etching processes is less than that taken in the case of etching of only one surface of the lead frame blank on which the 15 resist pattern 1120B is formed. Subsequently, the surface provided with the first recesses 1150 respectively etched at the first opening 1130 is entirely coated with an etch-resistant hot-melt wax (acidic wax type MR-WB6, The Incted Inc.) by a die coater to form an etch-resistant 20 layer 1180 so as to fill up the first recesses 1150 and to cover the resist pattern 1120A (FIG. 11(c)).

It is not necessary to coat the etch-resistant layer 1180 over the entire portion of the surface provided with the resist pattern 1120A. However, it is preferred that the etch-resistant layer 1180 be coated over the entire

portion of the surface formed with the first recesses 1133 and first opening 1130, as shown in FIG. 11(c), because it is difficult to coat the etch-resistant layer 1180 only on the surface portion including the first recesses 1180. Although the etch-resistant layer 1180 wax employed in this 5 embodiment is an alkali-soluble wax, any suitable wax resistant to the etching action of the etchant solution and remaining somewhat soft during etching may be used. A wax for forming the etch-resistant layer 1180 is not limited to 10 the above-mentioned wax, but may be a wax of a UV-setting type. Since each first recess 1150 etched by the primary etching process at the surface formed with the pattern adapted to form a desired shape of the inner lead tip is filled up with the etch-resistant layer 1180, it is not further etched in the following secondary etching process. The etch-resistant layer 1180 also enhances the mechanical strength of the lead frame blank for the second etching process, thereby enabling the second etching process to be conducted while keeping a high accuracy. It is also possible to enable a second etchant solution to be sprayed at an increased spraying pressure, for example, $2.5~{\rm kg/cm^2}$ or above, in the secondary etching process. The increased spraying pressure promotes the progress of etching in the direction of the thickness of the lead frame blank in the secondary etching process. Then, the lead frame blank is

15

20

10

15

20

25

subjected to a secondary etching process. In this secondary etching process, the lead frame blank 1110 is etched at its surface formed with first recesses 1150 having a flat etched bottom surface, to completely perforate the second recesses 1160, thereby forming the tips of inner leads 131A (FIG. 11(d)).

The bottom surface 1170 of each recess formed by the primary etching process is flat. However, both side surfaces of each recess positioned at opposite sides of the bottom surface 1170 have a concave shape depressed toward the inside of the inner lead. Then, the lead frame blank is cleaned. After completion of the cleaning process, the etch-resistant layer 1180, and resist films (resist patterns 1120A and 1120B) are sequentially removed. a lead frame 130A having a structure of FIG. 9(a) obtained in which tips of the inner leads 131A are arranged at a fine pitch. The removal of the etch-resistant layer 1180 and resist films (resist patterns 1120A and 1120B) is achieved using a sodium hydroxide solution serving to dissolve them.

The processes for manufacturing the lead frame as shown in FIG. 11, is to form by means of etching the lead frame having the tips of the inner leads used in this embodiment of the present invention, which have a thickness less than that of the lead frame. Especially, the first

15

20

25

surfaces 131Aa of the tips of the inner leads as shown in FIG. 1, are flushed with one surfaces of remaining portions of the inner leads having the same thickness with the lead frame while being opposed to the second surfaces 131Ab, and the third and fourth surfaces are formed to have a concave shape which is depressed toward the inside of the inner leads. Where a semiconductor chip is mounted on the second surfaces 131Ab of the inner leads by means of bumps for an electrical connection therebetween, as in a semiconductor device according to a third embodiment as will be described hereinafter, an increased tolerance for the connection by bumps is obtained when the second surface 131Ab has a concave shape depressed toward the inside of the inner lead. To this end, an etching method shown in FIG. 12 is adopted in this case. The etching method shown in FIG. 12 is the same as that of FIG. 11 in association with its primary etching process. After completion of the primary etching process, the etching method is conducted in a manner different from that of the etching method of FIG. 11 in that the second etching process is conduced at the side of the first recesses 1150 after filling up the second recesses 1160 by the etch-resist layer 1180, thereby completely perforating the second recesses 1160. time, by implementing the primary etching process, etching at the side of the second openings 1140 is performed in a

10

15

20

25

sufficient manner. The cross section of each inner lead, including its tip, formed in accordance with the etching method of FIG. 12, has a concave shape depressed toward the inside of the inner lead at the second surface 131Ab, as shown in FIG. 6(b).

The etching method in which the etching process is conducted at two separate steps, respectively, as in that of FIGs. 11 and 12, is generally called a "two-step etching method". This etching method is advantageous in that a desired fineness can be obtained. The etching method used to fabricate the lead frame 130A of the first embodiment shown in FIG. 9 involves the two-step etching method and the method for forming a desired shape of each lead frame portion while reducing the thickness of each pattern formed. In particular, the etching method makes possible to achieve a desired fineness. In accordance with the method illustrated in FIGs. 11 and 12, the fineness of the tip of each inner lead 131A formed by this method is dependent on the shape of the second recesses 1160 and the thickness t of the inner lead tip which is finally obtained. For example, where the blank has a thickness t reduced to 50 \square m, the inner leads can have a fineness corresponding to a lead width W1 of 100 \square m and a tip pitch p of 0.15 mm, as shown in FIG. 11(e). In the case of using a small blank thickness t of about 30 \square m and a lead

width W1 of 70 \square m, it is possible to form inner leads having a fineness corresponding to an inner lead pitch p of 0.12 nm. Of course, it may be possible to form inner leads having a further reduced tip pitch by adjusting the clank thickness t and the lead width W1. That is to say, an inner lead tip pitch p up to 0.08 mm, a blank thickness up to 25 \square m, and a lead width W1 up to 40 \square m can be obtained.

路 险。

In the case where twisting of the inner leads does not occur in the fabricating process, as in the case where the 10 inner leads are short in their length, a lead frame illustrated in FIG. can be directly obtained. 9(a) However, where the inner leads are long in length as compared to those of the first embodiment, the inner leads have tendency for the generation of twisting. Thus, in this 15 case, the lead frame is obtained by etching in a state where the tips of the inner leads are bound to each other by a connecting member 131B as shown in FIG. 9(c)(1). Then, the connecting member 131B which is not necessary for the fabrication of a semiconductor package is cut off by 20 means of a press to obtain a lead frame shaped as shown in FIG. 9(a).

Moreover, as described above, where unnecessary portions in a structure shown in FIG. 9(c)(1) are cut to obtain the lead frame having the contour shown in FIG.

9(a), a reinforcing tape 160 (a polyimide tape) is generally used, as shown in FIG. 9(c)(//). While the connecting member 131B is cut off by means of a press to obtain the contour shown in FIG. 9(c)(/), a semiconductor device is mounted on the lead frame still having the reinforcing tape attached thereon. Also, the mounted semiconductor device is encapsulated with a resin in a condition where the lead frame still has the tape. The line E11-E12 illustrates a cut portion.

10 The tip of the inner lead 131 of the lead frame used in the semiconductor device of this first embodiment has a cross-sectional shape as shown in FIG. 13(Υ)(a). The tip 131A has an etched flat surface (second surface) 131Ab which is substantially flat and therefore has a width W1 slightly greater than the width W2 of an opposite surface. 15 The widths W1 and W2 (about 1000 \square m) are more than the width W at the central portion of the tips when viewed in the direction of the inner lead thickness. Thus, the tip of the inner lead has a cross-sectional shape having 20 opposite wide surfaces. To this end, although either of the opposite surfaces of the tip 131A can be easily electrically connected to a semiconductor device shown) by a wire 120A or 120B, this embodiment illustrates the use of the etched flat surface for wire-bonding as shown in FIG. 13(Ω)(a). In FIG. 13, a reference numeral 25

131Ab depicts an etched flat surface, 131Aa a surface of a lead frame blank, and 121A and 121B, respectively, a plated In the case of FIG. 13(\square)(a), there has portion. particularly excellent in wire-bonding property, because the etched flat surface does not have roughness. 5 $13(\ensuremath{/\!\! N})$ shows that the tip 1331B of the inner lead of the lead frame fabricated according to the process illustrated in FIG. 14 is wire-bonded to a semiconductor device. this case, however, both the opposite surfaces of the tip 1331B of the inner lead are flat, but have a width smaller 10 than that in a direction of the inner lead thickness. addition to this, as both the opposite surfaces of the tip 1331B is formed of surfaces of the lead frame blank, these surfaces have an inferior wire-bonding property as compared 15 of etched flat surface of the this first embodiment. FIG. $13(\Xi)$ shows that the inner lead tip 1331C or 1331D, obtained by thinning in its thickness by a means of a press (coining) and then by etching, is wirebonded to a semiconductor device (not shown). case, however, a pressed surface of the inner lead tip is not flat as shown FIG. 13(-). Thus, the wire-bonding on either of the opposite surfaces as shown in FIG. $13(\frac{-}{-})(a)$ or FIG. 13(-) (b) often results in an insufficient wirebonding stability and a problematic quality. The drawing reference numeral 1331Ab represents a coining surface.

20

10

15

20

25

modified example the resin-encapsulated of semiconductor device in accordance with the embodiment of the present invention. will described hereinafter. FIGs. 3(a) through 3(e) are cross-sectional views of the modified example of the resin-encapsulated semiconductor device in accordance with the first embodiment of the present invention. The semiconductor device of the modified example as shown in FIG. 3(a), is different from that of the first embodiment in that a position of the die pad 135 is changed, that is, the die pad 135 is exposed to the outside. By the fact that the die pad 135 is exposed to the outside, the heat dissipation property is improved as compared to the first embodiment. Also, in the semiconductor device of the modified example as shown in FIG. 3(b), because the die pad 135 is exposed to the outside, the heat dissipation property is improved as compared to the first embodiment. Unlike the first embodiment or the modified example as shown in FIG. 3(a), in the present modified example as shown in FIG. 3(b), because a direction of the semiconductor device 110 is changed, the first surfaces of the lead frame established as the wire bonding surfaces. The modified examples as shown in FIGs. 3(c), 3(d) and 3(e), illustrate semiconductor devices which are obtained by modifying the semiconductor devices of the first embodiment, the modified

20

25

example as shown in FIG. 3(a) and the modified example as shown in FIG. 3(b), wherein the semi-spherical solders are not used, and instead, the top surfaces of the terminal columns are directly used as the terminal portions, whereby an entire manufacturing procedure can be simplified.

Next, a resin-encapsulated semiconductor device in accordance with a second embodiment of the present invention will be described. FIG. 4(a) is a crosssectional view of the resin-encapsulated semiconductor 10 device in accordance with the second embodiment of the present invention, FIG. 4(b) is a cross-sectional view illustrating inner leads, taken along the line A3-A4 of 4(a), and FIG. 4(c) is a cross-sectional illustrating a terminal column, taken along the line B3-B4 15 FIG. 4(a). Because an outer appearance of semiconductor device of the second embodiment substantially the same as that of the first embodiment, it is not illustrated in the drawings. In FIG. 3, the drawing reference numeral 200 represents a semiconductor device, 210 a semiconductor chip, 211 electrodes (pads), 220 wires, 230 a lead frame, 231 inner leads, 231Ab a second surface, 231Ac a third surface, 231Ad a fourth surface, 233 terminal columns, 233A terminal portions, 233B side surfaces, 233S surfaces, 240 a resin encapsulate, and 270 a reinforcing fastener tape. In the semiconductor device of

10

15

20

25

this second embodiment, the lead frame 230 does not have a die pad, the semiconductor chip 210 is fastened to the inner leads 231 by the reinforcing fastener tape 270, and the semiconductor chip 210 is electrically connected at its electrodes (pads) 211 to the second surfaces 231Ab of the inner leads 231 by wires 220. Also, in the case of this second embodiment, similarly to the first embodiment, the electrical connection between the resin-encapsulated semiconductor device 200 of this embodiment and an external circuit is achieved by mounting the resin-encapsulated semiconductor device 200 via the terminal portions 233A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 233A located on the top surfaces 233S of the terminal columns 233, respectively.

THE WAY

In addition, the semiconductor device of this second embodiment does not have a die pad as shown in FIGs. 10(a) and 10(b). The manufacturing method of the semiconductor device of this embodiment using the lead frame 230A which is shaped by the etching process is substantially the same as that of the first embodiment except that, while in the case of the first embodiment, the wire bonding process and resin encapsulating process are performed in a state wherein the semiconductor chip is fastened to the inner leads, in the case of the second embodiment, the wire

10

20

. 25

bonding process and resin encapsulating process are performed in a state wherein the semiconductor chip 210 is fastened together with the inner leads 231 by the reinforcing fastener tape 270. Also, the cutting process for the unnecessary portions and the terminal portion forming process after resin encapsulating process are implemented in the same way as the first embodiment. The lead frame 230 as shown in FIG. 10(a) is obtained in the same manner by which the lead frame 130A as shown in FIG. 9(a) is obtained. In other words, by cutting the resultant structure obtained after etching the structure as shown in FIG. 10(c)(1), the contour as shown in FIG. 10(a) is obtained. At this time, the conventional reinforcing fastener tape 260 (the polyimide tape) as shown in FIG.

15 $10(c)(\Box)$, which performs a reinforcing function is used.

FIG. 5(a) through 5(c) are cross-sectional views illustrating modified examples of the semiconductor device of the second embodiment. The semiconductor device as shown in FIG. 5(a) is different from the semiconductor device of the second embodiment, in that the surface of the semiconductor chip thereof which has the electrodes is directed downward. The modified examples as shown in FIGs. 5(b) and 5(c), illustrate semiconductor devices which are obtained by modifying the semiconductor devices of the second embodiment and the modified example as shown in FIG.

5(a), wherein the semi-spherical solders are not used, and instead, the top surfaces of the terminal columns are directly used as the terminal portions. In these examples, because a protective frame is not used and the side surfaces 233B of the terminal columns 233 are exposed to the outside, a checking operation by a test, etc. can be easily performed.

Hereinafter, a resin-encapsulated semiconductor device in accordance with a third embodiment of the present invention will be described. 10 FIG. 6(a) is a crosssectional view of the resin-encapsulated semiconductor device of the third embodiment, FIG. 6(b) is a crosssectional view illustrating inner leads, taken along the line A5-A6 of FIG. 6(a), and FIG. 6(c) is a cross-sectional view illustrating a terminal column, taken along the line 15 B5-B6 of FIG. 6(b). Because an outer appearance of the semiconductor device of the this third embodiment substantially the same as that of the first embodiment, it is not illustrated in the drawings. In FIG. 6, the drawing 20 reference numeral 300 represents a semiconductor device, 310 a semiconductor chip, 312 bumps, 330 a lead frame, 331 inner leads, 331Aa a first surface, 331Ab a second surface, 331Ac a third surface, 331Ad a fourth surface, 333 terminal columns, 333A terminal portions, 333B side surfaces, 333S 25 top surfaces, 340 a resin encapsulate, and 350 a

reinforcing fastener tape. In the semiconductor device of this third embodiment, the semiconductor chip 310 fastened to the second surfaces 331At of the inner leads 331 by the bumps 311 thereby to be electrically connected 5 to the second surfaces 331Ab. The lead frame 330 has a contour as shown in FIGs. 10(a) and 10(b), which is formed by the etching process of FIG. 11. As shown in FIG. 13(\mathcal{A})(b), both widths W1A and W2A (about 100 \square m) at top and bottom ends of the inner leads 331 are larger than a 10 width WA at a center portion in a thickness-wise direction. Due to the fact that the second surfaces 331Ab of the inner leads 331 is depressed toward the inside of the inner leads and the first surfaces 331Aa are flat, a desired fineness can be obtained. Also, when the second surfaces 331Ab of 15 the inner leads 331 are electrically connected to the semiconductor chip via bumps, easy connection can accomplished as shown in FIG. 13(\square)(b). Further, in the case of this third embodiment, as in the case of the first and second embodiments, the electrical connection between 20 the resin-encapsulated semiconductor device 300 of this embodiment and an external circuit is achieved by mounting the resin-encapsulated semiconductor device 300 via the terminal portions 333A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal 25 portions 333A located on the top surfaces of the terminal

10

15

columns 333, respectively.

In addition, unlike the semiconductor device of the first embodiment, the semiconductor device of this unitd embodiment uses a lead frame which is shaped by the etching process as shown in FIG. 12. However, the manufacturing method of the semiconductor device of this embodiment is substantially the same as that of the first embodiment except that, while in the case of the first embodiment, the wire bonding process and resin encapsulating process are performed in a state wherein the semiconductor chip is fastened to the inner leads, in the case of this third embodiment, the wire bonding process and resin encapsulating process are performed in a state wherein the semiconductor chip 310 is fastened to the inner leads 331 via the bumps. Also, the cutting process for unnecessary portions and the terminal portion forming process after resin encapsulating process are implemented in the same way as the first embodiment.

FIG. 6(d) is a cross-sectional view illustrating a modified example of the semiconductor device in accordance with the third embodiment of the present invention. In the modified example of the semiconductor device as shown in FIG. 6(d), the terminal portions each comprising the semi-spherical solder are not provided, and the top surfaces of the terminal columns are directly used as the terminal

portions. Because the protective frame is not used and the side surfaces 333B of the terminal columns 333 are exposed to the outside, a checking operation by a test, etc. can be easily performed.

5 Hereinafter, a resin-encapsulated semiconductor device in accordance with a fourth embodiment of the present invention will be described. FIG. 7(a) is a crosssectional view of the resin-encapsulated semiconductor device of the fourth embodiment, FIG. 7(b) is a crosssectional view illustrating inner leads, taken along the 10 line A7-A8 of FIG. 7(a), and FIG. 7(c) is a cross-sectional view illustrating a terminal column, taken along the line B7-B8 of FIG. 7(b). Because an outer appearance of the semiconductor device of the this fourth embodiment is 15 substantially the same as that of the first embodiment, it is not illustrated in the drawings. In FIG. 7, the drawing reference numeral 400 represents a semiconductor device, 410 a semiconductor chip, 411 pads, 430 a lead frame, 431 inner leads, 431Aa a first surface, 431Ab a second surface, 20 431Ac a third surface, 431Ad a fourth surface, 433 terminal columns, 433A terminal portions, 433B side surfaces, 433S top surfaces, 440 a resin encapsulate, and 470 insulating adhesive. In the semiconductor device of this fourth embodiment, one surface of the semiconductor chip 410 on 25 which the pads 411 are disposed is fastened to the second

15

20

25

surfaces 431Ab of the inner leads 431 by the insulating adhesive 470, and the pads 411 and the first surfaces 431Aa of the inner leads 431 are electrically connected with each other by wires 420. The semiconductor device of this fourth embodiment uses the same lead frame which is used in the third embodiment, which has the contour as shown in FIG. 10(a) and 10(b). Also, in the case of this fourth embodiment, as in the case of the first and second embodiments, the electrical connection between the resinencapsulated semiconductor device 400 of this embodiment and an external circuit is achieved by mounting the resinencapsulated semiconductor device 400 via the terminal portions 433A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 433A located on the top surfaces of the terminal columns 433, respectively.

modified example of the semiconductor device in accordance with the fourth embodiment of the present invention. In the modified example of the semiconductor device as shown in FIG. 7(d), the terminal portions each comprising the semi-spherical solder are not provided, and the top surfaces of the terminal columns are directly used as the terminal portions. Because the protective frame is not used and the side surfaces 433B of the terminal columns 433

are exposed to the outside, a checking operation by a test, etc. can be easily performed.

[EFFECTS OF THE INVENTION]

5 The present invention provides a resin-encapsulated semiconductor device employing the above-mentioned lead frame, which is capable of meeting a demand for the increased terminal number. Furthermore, the resinencapsulated semiconductor device in accordance with this 10 invention does not require a process of cutting or bending the dam bars as in the case of using a lead frame having cuter leads as shown in FIG. 13(b). As a result of this, the resin-encapsulated semiconductor device does not have a problem in that the outer leads are bent, or a problem 15 associated with coplanarity. In addition to these advantages, the resin-encapsulated semiconductor device has a shortened interconnection length as compared to the QTP or the BGA, whereby the semiconductor device can be reduced in a parasitic capacity, and shortened in a transfer delay 20 time.

591543 vi